阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。例如，l盎司銅則有O.49 mΩ/單位面積的阻抗。電容：布線的電容是由絕緣體(EoEr)、電流到達(dá)的范圍(A)以及走線間距(h)決定的。用等式表達(dá)為C=EoErA/h，Eo是自由空間的介電常數(shù)(8.854 pF/m)，Er是PCB基體的相關(guān)介電常數(shù)(在FR4碾壓中為4.7)。

  電感：布線的電感平均分布在布線中，大約為1 nH/m。

  對于1盎司銅線來說，在O.25 mm(10mil)厚的FR4碾壓情況下，位于地線層上方的0.5mm(20mil)寬，20 mm(800 mil)長的線能產(chǎn)生9.8 m∧的阻抗，20 nH的電感以及與地之間1.66 pF的耦合電容。將上述值與元器件的寄生效應(yīng)相比，這些都是可以忽略不計的，但所有布線的總和可能會超出寄生效應(yīng)。因此，設(shè)計者必須將這一點(diǎn)考慮進(jìn)去。PCB布線的普遍方針：

  (1)增大走線的間距以減少電容耦合的串?dāng)_;

  (2)平行的布電源線和地線以使PCB電容達(dá)到最佳;

 　(3)將敏感的高頻線布在遠(yuǎn)離高噪聲電源線的地方;

  (4)加寬電源線和地線以減少電源線和地線的阻抗。

 　2.2 分割

 　分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線。

  用分割技術(shù)將4個不同類型的電路分割開的例子。在地線面，非金屬的溝用來隔離四個地線面。L和C作為板子上的每一部分的過濾器.減少不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時功率需量而要求放在電源入口處。接口電路可能會需要靜電釋放(ESD)和暫態(tài)抑制的器件或電路。對于L和C來說，最好使用不同值的L和C，而不是用一個大的L和C，因?yàn)檫@樣它便可以為不同的電路提供不同的濾波特性。

 　2.3 局部電源和IC間的去耦

 　局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻脈動濾波器的作用，同時作為一個電勢貯存器以滿足突發(fā)的功率需求。此外，在每個IC的電源和地之間都應(yīng)當(dāng)有去耦電容.這些去耦電容應(yīng)該盡可能的接近引腳。這將有助于濾除IC的開關(guān)噪聲。

 　2.4 接地技術(shù)

 　接地技術(shù)既應(yīng)用于多層PCB，也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，以此減少從電路返回到電源之間的接地回路的電勢。

  (1)單層PCB的接地線

 　在單層(單面)PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5 mm(60 mil)。由于在單層PCB上無法實(shí)現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線路阻抗與電感的變化。

　 阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。例如，l盎司銅則有O.49 mΩ/單位面積的阻抗。電容：布線的電容是由絕緣體(EoEr)、電流到達(dá)的范圍(A)以及走線間距(h)決定的。用等式表達(dá)為C=EoErA/h，Eo是自由空間的介電常數(shù)(8.854 pF/m)，Er是PCB基體的相關(guān)介電常數(shù)(在FR4碾壓中為4.7)。

　　電感：布線的電感平均分布在布線中，大約為1 nH/m。

　　對于1盎司銅線來說，在O.25 mm(10mil)厚的FR4碾壓情況下，位于地線層上方的0.5mm(20mil)寬，20 mm(800 mil)長的線能產(chǎn)生9.8 m∧的阻抗，20 nH的電感以及與地之間1.66 pF的耦合電容。將上述值與元器件的寄生效應(yīng)相比，這些都是可以忽略不計的，但所有布線的總和可能會超出寄生效應(yīng)。因此，設(shè)計者必須將這一點(diǎn)考慮進(jìn)去。PCB布線的普遍方針：

　　(1)增大走線的間距以減少電容耦合的串?dāng)_;

　　(2)平行的布電源線和地線以使PCB電容達(dá)到最佳;

　　(3)將敏感的高頻線布在遠(yuǎn)離高噪聲電源線的地方;

　　(4)加寬電源線和地線以減少電源線和地線的阻抗。

　　2.2 分割

　　分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線。

　　用分割技術(shù)將4個不同類型的電路分割開的例子。在地線面，非金屬的溝用來隔離四個地線面。L和C作為板子上的每一部分的過濾器.減少不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時功率需量而要求放在電源入口處。接口電路可能會需要靜電釋放(ESD)和暫態(tài)抑制的器件或電路。對于L和C來說，最好使用不同值的L和C，而不是用一個大的L和C，因?yàn)檫@樣它便可以為不同的電路提供不同的濾波特性。

　　2.3 局部電源和IC間的去耦

　　局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻脈動濾波器的作用，同時作為一個電勢貯存器以滿足突發(fā)的功率需求。此外，在每個IC的電源和地之間都應(yīng)當(dāng)有去耦電容.這些去耦電容應(yīng)該盡可能的接近引腳。這將有助于濾除IC的開關(guān)噪聲。

　　2.4 接地技術(shù)

　　接地技術(shù)既應(yīng)用于多層PCB，也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，以此減少從電路返回到電源之間的接地回路的電勢。

　　(1)單層PCB的接地線

　　在單層(單面)PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5 mm(60 mil)。由于在單層PCB上無法實(shí)現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線路阻抗與電感的變化。

(2)雙層PCB的接地線

　　在雙層(雙面)PCB中，對于數(shù)字電路優(yōu)先使用地格柵/點(diǎn)陣布線，這種布線方式可以減少接地阻抗，接地回路和信號環(huán)路。像在單層PCB中，地線和電源線的寬度最少應(yīng)為1.5mm。另外的一種布局是將接地層放在一邊，信號和電源線放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。

　　(3)保護(hù)環(huán)

　　保護(hù)環(huán)是一種可以將充滿噪聲的環(huán)境(比如射頻電流)隔離在環(huán)外的接地技術(shù)，這是因?yàn)樵谕ǔ５牟僮髦袥]有電流流過保護(hù)環(huán)。

　　(4)PCB電容

　　在多層板上，由分離電源面和地面的絕緣薄層產(chǎn)生了PCB電容。在單層板上，電源線和地線的平行布放也將導(dǎo)致這種電容效應(yīng)。PCB電容的一個優(yōu)點(diǎn)是它具有非常高的頻率響應(yīng)和均勻的分布在整個面或整條線上的低串連電感。它等效于一個均勻分布在整個板上的去耦電容。沒有任何一個單獨(dú)的分立元件具有這個特性。

　　(5)高速電路與低速電路

　　布放高速電路時應(yīng)使其更接近接地面，而低速電路應(yīng)使其接近電源面。

　　(6)地的銅填充

　　在某些模擬電路中，沒有用到的電路板區(qū)域是由一個大的接地面來覆蓋，以此提供屏蔽和增加去耦能力。但是假如這片銅區(qū)是懸空的(比如它沒有和地連接)，那么它可能表現(xiàn)為一個天線，并將導(dǎo)致電磁兼容問題。

　　(7)多層PCB中的接地面和電源面

　　在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個板上產(chǎn)生一個大的PCB電容。速度最快的關(guān)鍵信號應(yīng)當(dāng)臨近接地面的一邊，非關(guān)鍵信號則布放為靠近電源面。

　　(8)電源要求

　　當(dāng)電路需要不止一個電源供給時，采用接地將每個電源分離開。但是在單層PCB中多點(diǎn)接地是不可能的。一種解決方法是把從一個電源中引出的電源線和地線同其他的電源線和地線分隔開。這同樣有助于避免電源之間的噪聲耦合。

　　3 結(jié)束語

　　本文所介紹的各種方法與技巧有利于提高PCB的EMC特性，當(dāng)然這些只是EMC設(shè)計中的一部分，通常還要考慮反射噪聲，輻射發(fā)射噪聲，以及其他工藝技術(shù)問題引起的干擾。在實(shí)際的設(shè)計中，應(yīng)根據(jù)設(shè)計的目標(biāo)要求和設(shè)計條件，采用合理的抗電磁干擾措施，設(shè)計出具有良好EMC性能的PCB電路板。