我們也許很快就能跟印刷電路板(PCB)道別，并能把裸晶(bare die)裝配在一種晶圓級(jí)硅電路板上，并因此擺脫那些耗電量很大的封裝焊接導(dǎo)線。

一家新創(chuàng)公司siXis最近委托晶圓廠SVTC制造其嵌入式硅電路板運(yùn)算模塊，并聲稱該產(chǎn)品將填補(bǔ)印刷電路板原型與ASIC設(shè)計(jì)之間的落差；這種硅電路板并號(hào)稱可做為ASIC的低成本、低耗電替代品。 

siXis建議客戶使用FPGA編程邏輯電路，選好內(nèi)存芯片與外圍電路，再讓該公司把這些IC的裸晶裝配到客制化硅電路板上，如此就產(chǎn)生一種基本上是系統(tǒng)級(jí)封裝(system-in-package)技術(shù)的產(chǎn)品。

“我們公司是利用自有硅電路板技術(shù)，設(shè)計(jì)并制造嵌入式運(yùn)算模塊產(chǎn)品；所謂的硅電路板是一種大面積的被動(dòng)硅組件，正面包含多層氧化物與銅布線，背面則是硅孔道 (silicon vias)、重分布層(redistribution layer)與鉛錫凸塊(solder bumps)。”siXis工程副總裁David Blaker介紹。

“我們以覆晶方式將邏輯IC、內(nèi)存與被動(dòng)組件黏著在硅電路板的正面，并將其封裝起來；客戶所看到的成品會(huì)很像是產(chǎn)業(yè)標(biāo)準(zhǔn)封裝(球柵數(shù)組式)芯片，但實(shí)際上它已經(jīng)是一個(gè)完整的運(yùn)算系統(tǒng)。”Blaker補(bǔ)充。

siXis表示，其技術(shù)能將電路板尺寸縮小到三分之一，產(chǎn)生的系統(tǒng)在重量與耗電量上也比傳統(tǒng)使用標(biāo)準(zhǔn)芯片的方案來得低。客戶可提供原型電路板，交由該公司透過SVTC的制程轉(zhuǎn)換成采用硅電路板的產(chǎn)品。

siXis的硅電路板設(shè)計(jì)與傳統(tǒng)電路板設(shè)計(jì)的尺寸比較

“這 種產(chǎn)品也能叫做“窮人的ASIC”，因?yàn)樗旧鲜且环N使用高性能硅基板的系統(tǒng)級(jí)封裝方案；”市場(chǎng)研究機(jī)構(gòu)Gartner的半導(dǎo)體制造業(yè)研究副總裁Jim Walker指出，在硅基板上進(jìn)行覆晶式系統(tǒng)級(jí)封裝的成本雖比采用導(dǎo)線架、打線接合封裝來得高，卻很適合高性能運(yùn)算應(yīng)用，因?yàn)楦簿Ъ夹g(shù)提供了更快、更低耗 電，所需導(dǎo)線長(zhǎng)度也最短的方案。

傳統(tǒng)上若要將采用標(biāo)準(zhǔn)零件的電路板設(shè)計(jì)縮小，就是把邏輯與外圍電路整合設(shè)計(jì)成客制化ASIC，再焊到PC電路板上搭配外部?jī)?nèi)存芯片；但若改用硅電路板設(shè)計(jì)，其成本估計(jì)可削減到采用傳統(tǒng)方案的十分之一。而siXis表示設(shè)計(jì)的轉(zhuǎn)換可在6個(gè)月之內(nèi)完成。

siXis 亦指出，透過將芯片的導(dǎo)線封在相同的BPA封裝中，其硅電路板設(shè)計(jì)能將寄生電容(parasitic capacitance)降低到20%以下。此外也能將內(nèi)存組件與FPGA整合在一起，使其互連速度更快，并藉由削減不必要的封裝層，以及將導(dǎo)線整合在 硅電路板上、以縮減其長(zhǎng)度與負(fù)載量等方式，降低系統(tǒng)的耗電。

其它使用硅穿孔的先進(jìn)封裝技術(shù)已朝向裸晶堆棧發(fā)展，雖免除了芯片封裝間的耗電導(dǎo)線，卻也面臨3D堆棧的芯片發(fā)熱使彼此溫度升高的問題。而siXis的方案除了擁有尺寸小、導(dǎo)線短的優(yōu)點(diǎn)，其芯片是以并排而非堆棧方式置放在硅基板上，因此只需要散熱片來降低溫度。

除了一些對(duì)尺寸與耗電有高要求的軍事應(yīng)用，siXis也鎖定通訊、醫(yī)療影像、測(cè)試與量測(cè)、航天與高性能運(yùn)算等領(lǐng)域的客戶。該公司的硅電路板目前是委由SVTC以CMOS與MEMS技術(shù)，以8吋或12吋晶圓來生產(chǎn)。

關(guān)注[恒成和線路板]微信公眾平臺(tái)，了解更多行業(yè)資訊和最新動(dòng)態(tài)！（微信號(hào)：PCBHCH）