我們也許很快就能跟印刷電路板(PCB)道別，并能把裸晶(bare die)裝配在一種晶圓級硅電路板上，并因此擺脫那些耗電量很大的封裝焊接導線。

一家新創公司siXis最近委托晶圓廠SVTC制造其嵌入式硅電路板運算模塊，并聲稱該產品將填補印刷電路板原型與ASIC設計之間的落差；這種硅電路板并號稱可做為ASIC的低成本、低耗電替代品。 

siXis建議客戶使用FPGA編程邏輯電路，選好內存芯片與外圍電路，再讓該公司把這些IC的裸晶裝配到客制化硅電路板上，如此就產生一種基本上是系統級封裝(system-in-package)技術的產品。

“我們公司是利用自有硅電路板技術，設計并制造嵌入式運算模塊產品；所謂的硅電路板是一種大面積的被動硅組件，正面包含多層氧化物與銅布線，背面則是硅孔道 (silicon vias)、重分布層(redistribution layer)與鉛錫凸塊(solder bumps)。”siXis工程副總裁David Blaker介紹。

“我們以覆晶方式將邏輯IC、內存與被動組件黏著在硅電路板的正面，并將其封裝起來；客戶所看到的成品會很像是產業標準封裝(球柵數組式)芯片，但實際上它已經是一個完整的運算系統。”Blaker補充。

siXis表示，其技術能將電路板尺寸縮小到三分之一，產生的系統在重量與耗電量上也比傳統使用標準芯片的方案來得低?？蛻艨商峁┰碗娐钒?，交由該公司透過SVTC的制程轉換成采用硅電路板的產品。

siXis的硅電路板設計與傳統電路板設計的尺寸比較

“這 種產品也能叫做“窮人的ASIC”，因為它基本上是一種使用高性能硅基板的系統級封裝方案；”市場研究機構Gartner的半導體制造業研究副總裁Jim Walker指出，在硅基板上進行覆晶式系統級封裝的成本雖比采用導線架、打線接合封裝來得高，卻很適合高性能運算應用，因為覆晶技術提供了更快、更低耗 電，所需導線長度也最短的方案。

傳統上若要將采用標準零件的電路板設計縮小，就是把邏輯與外圍電路整合設計成客制化ASIC，再焊到PC電路板上搭配外部內存芯片；但若改用硅電路板設計，其成本估計可削減到采用傳統方案的十分之一。而siXis表示設計的轉換可在6個月之內完成。

siXis 亦指出，透過將芯片的導線封在相同的BPA封裝中，其硅電路板設計能將寄生電容(parasitic capacitance)降低到20%以下。此外也能將內存組件與FPGA整合在一起，使其互連速度更快，并藉由削減不必要的封裝層，以及將導線整合在 硅電路板上、以縮減其長度與負載量等方式，降低系統的耗電。

其它使用硅穿孔的先進封裝技術已朝向裸晶堆棧發展，雖免除了芯片封裝間的耗電導線，卻也面臨3D堆棧的芯片發熱使彼此溫度升高的問題。而siXis的方案除了擁有尺寸小、導線短的優點，其芯片是以并排而非堆棧方式置放在硅基板上，因此只需要散熱片來降低溫度。

除了一些對尺寸與耗電有高要求的軍事應用，siXis也鎖定通訊、醫療影像、測試與量測、航天與高性能運算等領域的客戶。該公司的硅電路板目前是委由SVTC以CMOS與MEMS技術，以8吋或12吋晶圓來生產。

關注[恒成和線路板]微信公眾平臺，了解更多行業資訊和最新動態！（微信號：PCBHCH）